Mapping d'applications parallèles sur des architectures embarquées multiprocesseurs à base de réseaux sur puce

Abstract

Pour répondre aux exigences croissantes des applications actuelles, les architectures mul-tiprocesseurs (MPSoCs) interconnectées avec un réseau sur puce (NoC) sont considérées comme une solution majeure des futurs systèmes embarqués de haute performance. L'un des défis les plus critiques d'un MPSoC basé NoC est de savoir comment placer (mapper) une application sur cette plateforme. En raison du grand espace de recherche de solutions engendré par la complexité conjointe des applications et de plateformes d'aujourd'hui, cette phase (mapping) ne peut plus être effectuée manuellement, d'où la nécessité d'outils d'exploration performants appelés DSE (Design Space Exploration Environment). Dans cette thèse, nous proposons plusieurs approches incluses dans un outil d'exploration pour la résolution du problème du mapping statique d'applications parallèles sur un MPSoC hétérogène basé NoC. Cet outil renferme plusieurs avantages : (1) il intègre plusieurs algorithmes d'optimisation multiobjectif pouvant être spécifiés afin d'explorer différentes solutions à savoir : des méthodes exactes, des métaheuristiques (les P-métaheuristiques et les S-métaheuristiques) ainsi que de nouvelles méthodes hybrides proposées dans le cadre de cette thèse ; (2) il offre de différentes fonctions de coûts (définies en utilisant un modèle analytique ou par simulation) et de contraintes. L'utilisateur peut les spécifier ou en définir d'autres et les intégrer facilement dans l'outil (facilement extensible) ; (3) il offre un moyen facile d'évaluer la performance du front retourné par différents algorithmes via plusieurs indicateurs de qualité. Nous présentons également une série d'expériences en considérant plusieurs cas de figures. Ainsi, nous donnons aux concepteurs des lignes directrices sur le choix de l'algorithme approprié selon les caractéristiques du problème du mapping considéré.