Les Architectures RISC : théorie et pratique des ordinateurs à jeu d'instructions réduit [texte imprime] /
Jean-Claude Heudin, Auteur ;
Panetto, Christian, Auteur . -
Paris : Dunod, DL 1990, cop. 1990 . - 225 p. : ill. ; 24 cm.
ISBN : 978-2-04-019641-7
La couv. porte en plus : "Théorie et pratique des ordinateurs à jeu d'instructions réduit"
Bibliogr. p. 213-220. Index
Langues : Français
| Mots-clés : | Architecture des ordinateurs Ordinateurs à jeu d'instructions réduit RISC (microprocesseurs) |
| Index. décimale : | 004.22 |
| Note de contenu : |
Chapitre 1. Historique de l'architecture RISC
1. Les contraintes pour la conception d'un processeur
2. L'évolution technologique
3. Les précurseurs de l'approche RISC
4. L'école RISC à l'Université de Berkeley
5. L'école MIPS à l'Université de Stanford
6. La recherche au niveau mondial
7. RISC versus CISC
Chapitre 2. Les principes findamentaux
1. La méthodologie RISC
2. Un jeu d'instructions réduite et homogène
3. Une architecture pipeline régulière
4. Les controverses
Chapitre 3. Les différents processeurs RISC
1. Les processeurs RISC commercialisés
2. Le processeur SPARC de SUN Microsystems
3. Le processeur R2000 de MIPS Computer
4. Le processeur Am29000 de AMD
5. Le processeur MC88000 de Motorola
6. Le processeur Clipper de Fairchild
7. Le processeur 80960 d'Intel
8. Le processeur i860 d'Intel
9. Le processeur VL86C010 de VLSI Technology
10. Le processeur Tranputer T800 d'Inmos
11. Les autres processeurs RISC
12. Un comparatif des différents processeurs RISC
Chapitre 4. Un exemple : le processeur KIM20
1. Une architecture RISC pour l'Intelligence Artificielle
2. Le modèle de programmation
3. Description de l'architecture matérielle
4. Exemples de programmation
|
| Permalink : | ./index.php?lvl=notice_display&id=11642 |
Les Architectures RISC (DL 1990, cop. 1990)
