Titre :	Architecture des ordinateurs : representation des nombres et codes ; cours avec exercices
Type de document :	texte imprime
Auteurs :	Philippe Darche
Editeur :	Paris : Gaïtan morin
Année de publication :	DL 2000
Importance :	388 p.
Présentation :	ill., couv. ill. en coul.
Format :	21 cm
ISBN/ISSN/EAN :	978-2-910749-49-1
Note générale :	Bibliogr. en fin de chapitres
Langues :	Français
Catégories :	Ordinateurs(systèmes d'exploitation)
Mots-clés :	Codage  Structures de données (informatique)  Architecture des ordinateurs
Index. décimale :	004.22 Architecture des ordinateurs
Résumé :	La mémorisation est l'une des fonctions les plus importantes d'un ordinateur. On la retrouve dans la mémoire centrale bien évidemment, mais aussi dans le processeur et les interfaces d'entrée-sortie. La mémoire et son environnement, c'est-à-dire son contrôleur et son bus, ont un impact direct sur les performances d'un ordinateur (puissance de calcul, consommation électrique, etc.) et son coût. Il est donc essentiel que l'électronicien et l'informaticien connaissent bien son fonctionnement et les différentes technologies présentes et futures. Les différentes catégories de mémoires vives à accès aléatoire sont détaillées avec leurs organisations internes, en particulier celles des nouvelles approches synchrones comme la DDRx SDRAM ou celles à communication par paquet comme la Rambus DRAM. Les connaissances sont présentées de la manière la plus exhaustive possible avec des exemples puisés dans les technologies actuelles et anciennes qui illustrent et rendent accessibles les concepts théoriques. Chaque chapitre est richement illustré et se termine par des exercices corrigés et par une bibliographie.
Note de contenu :	ORGANISATION GÉNÉRALE D'UNE MÉMOIRE ASEMI-CONDUCTEURS A ACCÈS ALÉATOIRE CARACTÉRISATION D'UNE MÉMOIRE A SEMI-CONDUCTEURS A ACCÈS ALÉATOIRE LES MÉMOIRES VIVES STATIQUES LES MÉMOIRES VIVES DYNAMIQUES ASYNCHRONES LES MÉMOIRES VIVES DYNAMIQUES SYNCHRONES LES MÉMOIRES VIVES DYNAMIQUES A COMMUNICATION PARPAQUET
Permalink :	./index.php?lvl=notice_display&id=11767

Architecture des ordinateurs : representation des nombres et codes ; cours avec exercices [texte imprime] / Philippe Darche . - Paris : Gaïtan morin, DL 2000 . - 388 p. : ill., couv. ill. en coul. ; 21 cm.
ISBN : 978-2-910749-49-1

Bibliogr. en fin de chapitres
Langues : Français

Catégories :	Ordinateurs(systèmes d'exploitation)
Mots-clés :	Codage  Structures de données (informatique)  Architecture des ordinateurs
Index. décimale :	004.22 Architecture des ordinateurs
Résumé :	La mémorisation est l'une des fonctions les plus importantes d'un ordinateur. On la retrouve dans la mémoire centrale bien évidemment, mais aussi dans le processeur et les interfaces d'entrée-sortie. La mémoire et son environnement, c'est-à-dire son contrôleur et son bus, ont un impact direct sur les performances d'un ordinateur (puissance de calcul, consommation électrique, etc.) et son coût. Il est donc essentiel que l'électronicien et l'informaticien connaissent bien son fonctionnement et les différentes technologies présentes et futures. Les différentes catégories de mémoires vives à accès aléatoire sont détaillées avec leurs organisations internes, en particulier celles des nouvelles approches synchrones comme la DDRx SDRAM ou celles à communication par paquet comme la Rambus DRAM. Les connaissances sont présentées de la manière la plus exhaustive possible avec des exemples puisés dans les technologies actuelles et anciennes qui illustrent et rendent accessibles les concepts théoriques. Chaque chapitre est richement illustré et se termine par des exercices corrigés et par une bibliographie.
Note de contenu :	ORGANISATION GÉNÉRALE D'UNE MÉMOIRE ASEMI-CONDUCTEURS A ACCÈS ALÉATOIRE CARACTÉRISATION D'UNE MÉMOIRE A SEMI-CONDUCTEURS A ACCÈS ALÉATOIRE LES MÉMOIRES VIVES STATIQUES LES MÉMOIRES VIVES DYNAMIQUES ASYNCHRONES LES MÉMOIRES VIVES DYNAMIQUES SYNCHRONES LES MÉMOIRES VIVES DYNAMIQUES A COMMUNICATION PARPAQUET
Permalink :	./index.php?lvl=notice_display&id=11767