Titre :	Etude et modélisation de défauts des circuits fortement submicroniques sécurisés en vue du test
Type de document :	theses et memoires
Auteurs :	Ghania Ait Abdelmalek ; Rezki Ziani, Directeur de thèse
Editeur :	Tizi Ouzou : UMMTO.FGEI
Année de publication :	2016
Importance :	110 p.
Présentation :	ill.
Format :	30 cm.
Note générale :	Bibliogr.
Langues :	Français
Mots-clés :	Circuits asynchrones  Circuits sécurisés  Modèle de fautes  Test  Tolérance aux fautes
Résumé :	Compte tenu des recents progres technologiques, les circuits securises implementes en contremesures WDDL et QDI apparaissent plus interessants que les circuits synchrones, principalement pour securiser l.implantation des circuits integres contre les attaques par injection de fautes et par analyse de courant. Cependant, le manque de methodes et d.outils de test a limite l.utilisation de ce type de circuits. L.objectif de ce travail de these est de presenter une methode de test et de tolerance aux fautes de ces circuits securisees. Cette methode montre que les modeles de fautes appliques dans les structures CMOS classiques sont aussi applicables pour les structures securisees tolerantes aux fautes. Ces structures peuvent fonctionner correctement malgre la presence de deux defauts resistifs, les courts-circuits resistifs et les circuits ouverts resistifs. Les differentes mesures sont effectuees sous Spice de Cadence. Les resultats experimentaux obtenus par FPGA valident la methode proposee.
En ligne :	https://dl.ummto.dz/bitstream/handle/ummto/1343/Ait%20abdelmalek%20Ghania.pdf?se [...]
Permalink :	./index.php?lvl=notice_display&id=24708

Etude et modélisation de défauts des circuits fortement submicroniques sécurisés en vue du test [theses et memoires] / Ghania Ait Abdelmalek ; Rezki Ziani, Directeur de thèse . - Tizi Ouzou (Tizi Ouzou) : UMMTO.FGEI, 2016 . - 110 p. : ill. ; 30 cm.
Bibliogr.
Langues : Français

Mots-clés :	Circuits asynchrones  Circuits sécurisés  Modèle de fautes  Test  Tolérance aux fautes
Résumé :	Compte tenu des recents progres technologiques, les circuits securises implementes en contremesures WDDL et QDI apparaissent plus interessants que les circuits synchrones, principalement pour securiser l.implantation des circuits integres contre les attaques par injection de fautes et par analyse de courant. Cependant, le manque de methodes et d.outils de test a limite l.utilisation de ce type de circuits. L.objectif de ce travail de these est de presenter une methode de test et de tolerance aux fautes de ces circuits securisees. Cette methode montre que les modeles de fautes appliques dans les structures CMOS classiques sont aussi applicables pour les structures securisees tolerantes aux fautes. Ces structures peuvent fonctionner correctement malgre la presence de deux defauts resistifs, les courts-circuits resistifs et les circuits ouverts resistifs. Les differentes mesures sont effectuees sous Spice de Cadence. Les resultats experimentaux obtenus par FPGA valident la methode proposee.
En ligne :	https://dl.ummto.dz/bitstream/handle/ummto/1343/Ait%20abdelmalek%20Ghania.pdf?se [...]
Permalink :	./index.php?lvl=notice_display&id=24708