Etude et réalisation pratique d'un testeur de circuits intégrés et de transistors (2009) 
|
Réservation
Réserver ce documentExemplaires
| Code-barres | Cote | Support | Localisation | Section | Disponibilité |
|---|---|---|---|---|---|
| DEUA.ELN.28-09/2 | DEUA.ELN.28-09 | Mémoires | Magasin de Thèses et Mémoires / FGE | Diplôme d'Etudes Universitaires Appliquées en Electronique | Disponible |
| DEUA.ELN.28-09/1 | DEUA.ELN.28-09 | Mémoires | Magasin de Thèses et Mémoires / FGE | Diplôme d'Etudes Universitaires Appliquées en Electronique | Disponible |
Les abonnés qui ont emprunté ce document ont également emprunté :
| Caractérisation de la microstructure de défaut dans les dispositifs MOS par la technique SDT (Spin-dependenttunneling) | Chamek, Chafia |
| Etude en fiabilité du transistor MOS SOI | Chabbi, Taous |
| Conception des circuits ASIC numériques CMOS | Piguet, Christian |
